

- (19) Japan Patent Office (JP)
- (12) Publication of Unexamined Patent Application (A)
- (11) Japanese Patent Laid-Open Number: Hei 2-162744
- (43) Laid-Open Date: Hei 2-6-22 (June 22, 1990)
- 5 (51) Int.Cl.⁵ Identification Code Office Reference
 Number

H 01 L 21/338

23/60

29/812

10 29/90 S 7638-5F

7733-5F H 01 L 29/80

Р

6918-5F 23/56

В

15 Request for examination: Not requested

Number of Claims: 3 (7 pages in total)

- (54) Title of the Invention: SEMICONDUCTOR DEVICE
- (21) Application Number: Sho 63-316365
- (22) Filed: Sho 63-12-16 (December 16, 1988)
- 20 (72) Inventor: Syuichi Simizu

 in Kabushiki Kaisha Hitachi Seisakusho Takasaki Factory

 111 Nisiyokote-tyo, Takasaki, Gunma
 - (71) Applicant: Kabushiki Kaisha Hitachi Seisakusho
 - 6, Kanda-Surugadai 4-tyome, Tiyoda-ku, Tokyo
- 25 (74) Agent: Patent Attorney; Katuo Ogawa (and another)

BEST AVAILABLE COPY

Specification

5

10

- 1. Title of the Invention SEMICONDUCTOR DEVICE
- 2. Scope of the claims
- 1. A semiconductor device having an intrinsic semiconductor substrate and a pair of impurity diffusion regions provided on a major surface of the intrinsic semiconductor substrate, in which the pair of impurity diffusion regions and an intrinsic semiconductor region between these impurity diffusion regions constitute a back-to-back diode, characterized in that a trap level is provided in the intrinsic semiconductor region.
 - 2. The semiconductor device according to claim 1, characterized by comprising: a semi-insulating GaAs substrate; a pair of n^+ -type diffusion regions provided on a major surface of the substrate; and a trap level formed in a surface portion of an intrinsic semiconductor region between the pair of n^+ -type diffusion regions.
- 3. The semiconductor device according to claim 2, 20 characterized in that the trap level of the intrinsic semi-insulating region is formed by electron beam irradiation and is about 0.1 to 0.2 eV.
 - 3. Detailed Description of the Invention [Field of the Industrial Application]
- The present invention relates to a technology for manufacturing an n⁺-i-n⁺ protection diode to which a space-charge limited current to be generated on a semi-insulating conductor GaAs (gallium arsenic) substrate is

applied, particularly relates to a technology for manufacturing a protection diode which is suitable for absorbing an electrostatic surge current of a GaAs MESFET (Metal Semiconductor Field Effect Transistor).

5 [Prior Art]

10

15

20

25

An n^+ -i- n^+ diode is manufactured by providing a pair of n^{\dagger} -type diffusion regions 2 and 3 on a major surface of a semi-insulating GaAs substrate 1, and then providing diode electrodes 5 and 6 on the n⁺-type diffusion regions 2 and 3 that are not covered with an insulating film 4, as shown in Fig. 12. More specifically, a high-resistance semi-insulator (intrinsic semiconductor: i) with a resistivity of 10⁷ to 10⁸ ohm cm is used for the semi-insulating GaAs substrate 1. As a result, an energy band diagram of the n⁺-type diffusion regions 2 and 3 and an intrinsic semiconductor region (i-region) 7 between the n⁺-type diffusion regions 2 and 3 is as shown in In this energy band diagram, the part which is indicated by the dotted line is the Fermi level (FL), 8 denotes a conduction band, 9 denotes a valence band. And potential barriers a are formed at the interfaces between the n⁺-type regions (n^{+}) and i-region. The potential barrier a is about Incidentally, the transitional region is called a space-charge limitation region b. In addition, current(I)-voltage(V) characteristics of this diode are as shown in Fig. 14, and the withstand voltages are -Va and Va.

In such an n^+ -i- n^+ diode, when a predetermined voltage is applied to the n^+ -type diffusion regions 2 and 3, a current flows from the semi-insulating portion over the space-charge

limitation region b. This phenomenon is equivalent to that in a back-to-back type protection diode in which metallurgically manufactured n^+-p^+ diodes are joined in a back-to-back form. Therefore, it is known that the above described n^+-i-n^+ structure may become a protection diode which can be easily formed on a GaAs substrate (disclosed in Japanese Patent Laid-Open Publication No. Sho 61-292965).

[Problems to be solved by the Invention]

10

15

20

25

An n^+ -i- n^+ diode can be formed simultaneously with formation of the n^+ -type diffusion region which is formed when an FET is made on a GaAs substrate. Therefore, provision of p-diffusion region which is necessary for a protection diode formed by the use of p-n junction is unnecessary. Thus, an advantage is that the n^+ -i- n^+ diode is easy to form.

However, it has been found by the present inventor that this diode is not high in surge absorbing ability (surge absorbing capacity) for the following reasons. That is, in an n^+ -i- n^+ diode, a contact area between opposite n^+ -type diffusion region and i-region cannot be set large because the depth of the diffusion layer of the n^+ -type diffusion region is shallow. As a result, the cross-section for a flow-through surge current to pass through cannot be set large, and thus the surge absorbing ability falls short of that of the metallurgical bonded p-n diode.

In addition, it has been found that the heights of the potential barriers are prone to vary in this n⁺-i-n⁺ diode. That is, the potential barrier subtly changes with the deposition condition of the semi-insulating GaAs substrate, or the like.

Accordingly, the characteristics of the n^+ -i- n^+ diode become prone to change.

An object of the present invention is to provide an n^+ -i- n^+ diode which is high in surge absorbing ability.

Another object of the present invention is to provide a semiconductor device having an n^+ -i- n^+ diode which is high in surge absorbing ability.

The above described and other objects and novel features will be apparent from the description of this specification and the attached drawings.

[Means for solving the Problems]

A brief description of an outline of a typical one out of the inventions disclosed in this application is as follows.

That is, in an n⁺-i-n⁺ diode of the present invention, a pair of n⁺-type diffusion regions are provided on a major surface of a semi-insulating intrinsic GaAs substrate, and a back-to-back diode composed of n⁺-i-n⁺ is constituted. An i-region between the n⁺-type diffusion region and n⁺-type diffusion region is provided with a trap region having a trap level by irradiation of an electron beam. The trap level is located at 0.2 to 0.3 eV below a conduction band in the energy band. Accordingly, if this trap level is filled with electrons, a height of a potential barrier relative to the n⁺-type diffusion region becomes 0.1 to 0.2 eV. This is sufficiently low in comparison with about 0.6 eV given in the case that the level does not exist.

[Effects]

10

15

20

25

According to the above described means, in the n⁺-i-n⁺

diode of the present invention, a trap level is formed in the i-region by electron beam irradiation. The trap level is located at 0.2 to 0.3 eV below a conduction band in the energy band. Accordingly, if this trap level is filled with electrons, a height of a potential barrier relative to the n⁺-type diffusion region becomes 0.1 to 0.2 eV. This is sufficiently low in comparison with about 0.6 eV given in the case that the level does not exist. As a result, if a surge current (electrons) flows through the i-region, the initial electrons are trapped in the trap level in the i-region. Thereafter, the trap level is filled with electrons, and as a result, the energy level of the i-region approaches the energy level of the n⁺-type diffusion region. In this manner, once the energy level of the i-region become close to that of the n⁺-type diffusion region, the potential barrier for the subsequent surge current is lowered from 0.6 eV to between 0.1 and 0.2 eV. Therefore, the surge current easily flows from an n⁺-type diffusion region into the other n⁺-type diffusion region, and thus the surge absorbing capability becomes high.

20 [Embodiment]

10

15

25

Hereinafter, a description will be given of an embodiment of the present invention with reference to the drawings.

Fig. 1 is a sectional view showing a sketch of an n⁺-i-n⁺ diode in a GaAs MESFET with a protection diode according to an embodiment of the present invention; Fig. 2 is an energy band diagram of the same; Fig. 3 is an energy band diagram of the same in a state where a surge current flows; Fig. 4 is a graph showing current-voltage characteristics of the same before a

surge current starts to flow; Fig. 5 is a graph showing current-voltage characteristics of the same in a state where a surge current flows; Fig. 6 is a schematic plan view showing a sketch of the same FET; Fig. 7 is a equivalent circuit diagram of the same. Figs. 8 to 11 are sectional views of an n⁺-i-n⁺ diode in each manufacturing process. Fig. 8 is a sectional view showing a state where ion implantation into a major surface of a semi-insulating GaAs substrate is performed; Fig. 9 is a sectional view showing a semi-insulating GaAs substrate which has been subjected to diffusion treatment; Fig. 10 is a sectional view showing a semi-insulating GaAs substrate which is partially irradiated with an electron beam; Fig. 11 is a sectional view showing a semi-insulating GaAs substrate on which diode electrodes are formed.

10

15

20

25

In description of this embodiment, a description will be given of an example where the present invention is applied to a GaAs MESFET with a protection diode. The GaAs MESFET with the protection diode has a structure in which a back-to-back diode (protection diode) 10 is interposed between the gate and source of the MESFET including the gate (G), source (S), and drain (D) as shown in the equivalent circuit of Fig. 7. In GaAs MESFETs, a gate length of the device is shortened to 1 μ m or less typically in order to enable fast operation, making use of the physical property that the electron mobility in GaAs is high in comparison to that in Si. Thus, the electrostatic discharge resistance is weakened. Therefore, in order to enhance the electrostatic discharge resistance, a high performance protection diode is provided between the gate and source.

5

10

15

20

25

In a GaAs MESFET chip (semiconductor device) 20, a pattern for the source electrode, drain electrode, and gate electrode and the like is as shown in Fig. 6. Specifically, a pair of source and drain electrodes 21 and 22, which are formed in rectangular patterns, are provided on the major surface of the rectangular chip 20. In addition, a gate electrode 23 is elongated between the source and drain electrodes 21 and 22. A part of the gate electrode 23 outside the source and drain electrodes 21 and 22 is wide and forms a wire bonding portion 24. Also in the source and drain electrodes 21 and 22, wire bonding portions 25 and 26 are provided.

On the other hand, the protection diode 10, i.e. the $n^{\dagger}-i-n^{\dagger}$ diode 10 which is formed of $n^{\dagger}-i-n^{\dagger}$, is provided on the left side of the chip 20. This n⁺-i-n⁺ diode 10 is constituted of a pair of n^+ -type diffusion regions 2 and 3, and an intrinsic semiconductor region (i-region) 7 between the n⁺-type diffusion regions 2 and 3 as shown by dotted lines. In addition, this intrinsic semiconductor region 7 is also a trap region 27 which is formed by electron beam irradiation as shown by the chain double-dashed line. Moreover, diode electrodes 5 and 6 are provided on the n^{+} -type diffusion regions 2 and 3, respectively. One diode electrode 5 extends on the surface of the chip 20. This extending interconnection portion 28 is electrically connected to the source electrode 21. Furthermore, interconnection portion 29 of the other diode electrode 6 is electrically connected to the gate electrode 23.

Next, the structure of the n^+ -i- n^+ diode 10 will be

described in detail. That is, Fig. 1 is a sectional view showing the structure of the n^+ -i- n^+ diode 10. The n^+ -i- n^+ diode 10 is formed by providing the surface of the intrinsic semi-insulating GaAs substrate 1 with the pair of n^+ -type diffusion regions 2 and 3. The semi-insulating GaAs substrate 1 is made of an intrinsic semiconductor whose resistivity ρ is 10^7 to 10^8 ohm cm. On the other hand, the n^+ -type diffusion regions 2 and 3 are made of an extrinsic semiconductor in which donors are implanted.

10

15

20

25

The n^+ -type diffusion regions 2 and 3 are formed as follows. That is, as shown in Fig. 8, a SiO₂ film 31 is selectively provided on the major surface of the semi-insulating GaAs substrate 1 in a thickness of about 5000 angstrom. Subsequently, Si ions 32 are implanted using the SiO₂ film 31 as a mask, and annealing is performed. Consequently, the diffusion regions 2 and 3 are formed as shown in Fig. 9. The implantation of the Si ions 32 is performed at 150 KeV at a dose of 3 x 10^{13} cm⁻². The implanted Si ions 32 are activated by annealing in an atmosphere including As at 800° C for 20 minutes. The activated Si ions 32 diffuse to a depth of 0.1 to 0.2 μ m to form the n^+ -type diffusion regions 2 and 3. As a result, the sheet resistance of the n^+ -type diffusion regions 2 and 3 are 100 to 150 ohm/square. In addition, the distance 1 between the n^+ -type diffusion regions 2 and 3 is several micrometers.

By implanting the Si ions 32 into regions on the intrinsic semi-insulating GaAs substrate 1 which are separated by a predetermined distance, the basic form of the n^+ -i- n^+ diode 10 using the semi-insulating GaAs substrate 1 as an i-region is

formed.

10

15

20

25

On the other hand, in this embodiment, the trap region 27 (region indicated by the dotted line) is provided in an i-region 7 between the pair of n⁺-type diffusion regions 2 and 3 as shown in Fig. 1. Moreover, a trap level (electron trap 5 level) 33 is formed as shown in the energy band diagram of Fig. This trap level 33 is formed by irradiating the 2. corresponding intrinsic semiconductor region 7 between the n⁺-type diffusion regions 2 and 3 with an electron beam 34 as shown in Fig. 10. The irradiation of the electron beam is performed at an implantation energy of 0.7 to 2 MeV and a dose of 1×10^{12} to 1×10^{14} cm⁻². As a result, the trap region 27 having a depth of 0.2 to 0.4 nm, which is about twice as large as those of the n^+ -type diffusion regions 2 and 3, is formed. The trap level 33 of the trap region 27 is located at h eV below a conduction band 8, for example at 0.2 to 0.3 eV, as shown in the energy band diagram of Fig. 2. Incidentally, in the energy band diagram, the part which is indicated by the dotted line is the Fermi level (FL). Reference numeral 8 denotes the conduction band, and reference numeral 9 denotes a valence band. Furthermore, potential barriers a are formed at the interfaces between the n^+ -type regions (n^+) and i-region. Because the forbidden band of the GaAs is 1.42 eV at 300K, and the conduction band 8 is located at about 1 eV above the Fermi level in the n⁺-GaAs, the potential barrier a is about 0.6 eV. The transitional region is called a space-charge limitation region Incidentally, the irradiation of the electron beam is performed, in particular, to the i-region 7 for diode formation,

therefore other regions are not adversely affected by the irradiation.

In addition, on the n^+ -type diffusion regions 2 and 3, the diode electrodes 5 and 6 are formed by the use of AuGe (gold and germanium) alloy as shown in Fig. 11. Therefore, the protection diode 11 is formed.

Next, a description will be given of the operation of such an n⁺-i-n⁺ diode 10. In this n⁺-i-n⁺ diode 10, the trap region 27 having the trap level 33 is provided in the intrinsic semiconductor region (i-region) 7 between the n⁺-type diffusion regions 2 and 3. Consequently, the following effects are obtained. The energy band diagram of the n⁺-i-n⁺ diode with a conventional structure is as shown in Fig. 13 as described above. In this case, before and after a surge current begins to flow, the heights of the energy barrier are equal, i.e. about 0.6 eV. Therefore, the I-V characteristics of the conventional diode do not change as shown in Fig. 14.

10

15

20

25

On the other hand, in the energy band diagram of the n⁺-i-n⁺ diode 10 of the present invention, the trap level 33 is present in the i-region 7. Although the trap level 33 is present in the i-region 7 until immediately before a surge current begins to flow as shown in Fig. 2, the energy barrier is a, i.e. about 0.6 eV as in the case of the conventional structure. Accordingly, the I-V characteristics at the moment when a surge current begins to flow are as shown in Fig. 4, which are the same as those of the conventional case shown by Fig. 14. That is, the n⁺-i-n⁺ diode 10 of the present invention has a withstand voltage equal to that of conventional one unless a surge current

flows, and no bad influence is exerted on the MESFET to which the protection diode 10 is connected, as in the case of the conventional one.

On the other hand, once a surge current begins to flow, electrons 35 are trapped in the trap level 33 in the i-region 7, and the energy band diagram becomes one which is shown in Fig. 3. Consequently, the potential barrier d is lowered to a value of the order of 0.1 to 0.2 eV. As shown in Fig. 5, the I-V characteristics corresponding to this state have a lower diode withstand voltages V_R' ($V_R' < V_R$) and $-V_R'$ ($-V_R' > -V_R$) in comparison with those in the I-V characteristics in a state before a surge current begins to flow. As a result, it is easy for a current to flow through the n^+ -i- n^+ part for the subsequent surge current. Thus, according to the structure of the present invention, even the n^+ -i- n^+ diode 10 having a small facing area of the n^+ -type diffusion regions 2 or 3 and the i-region 7 can function as a diode with a high surge absorbing ability.

10

15

According to such an embodiment, effects as described below will be achieved.

(1) In the n⁺-i-n⁺ diode of the present invention, the intrinsic semiconductor region is the trap region having the trap level. Once a surge current begins to flow, the potential barrier relative to the n⁺-type diffusion region of the intrinsic semiconductor region is lowered from 0.6 eV to between 0.1 and 0.2 eV. Thus, it is easy for the subsequent surge current to flow, and an effect that the surge absorbing ability becomes high as in the case of the p-n junction diode can be achieved.

- (2) As a result of the effect (1) as described above, the surge absorbing ability of the n^+ -i- n^+ diode of the present invention becomes high, and thus an effect that the electrostatic discharge resistance of a MESFET increases can be achieved.
- (3) According to the present invention, the trap level is formed by electron beam irradiation of which controllability is good, thus an effect that, even if the potential barrier of the semi-insulating GaAs substrate changes, a desired trap level can be formed with a good reproducibility can be achieved.

5

- 10 (4) As a result of the effect (3) as described above, according to the present invention, the trap level can be formed with a good reproducibility, thus an effect that the characteristics of the n^+ -i- n^+ diode become stable can be achieved.
- (5) As a result of the effect (4) as described above, according to the present invention, the trap level can be formed with a good reproducibility, thus an effect that the yield improves can be achieved.
 - (6) As a result of the effects (1) to (5) as described above, according to the present invention, a synergistic effect that it is possible to provide the n⁺-i-n⁺ diode which is excellent in surge absorbing ability and, at the same time, to provide the GaAs MESFET with a protection diode which is inexpensive and has a high electrostatic discharge resistance can be achieved.
- 25 The invention made by the present inventor has been specifically described above on the basis of the embodiment. However, the present invention is not limited to the above described embodiment, and various changes are possible without

departing from the gist thereof, of course. For example, even when another semiconductor other than GaAs is used for the intrinsic semiconductor substrate, similar effects as in the above described embodiment can be achieved. In this case, in Si, even in an intrinsic semiconducting state, electrons are easy to flow, and thus it is necessary to put some thought into designing a circuit.

In addition, although the trap level 33 is formed by electron beam irradiation in the above described embodiment, the trap level 33 may be formed by plasma irradiation, neutron irradiation, or the like.

In the above description, a case that the invention made by the present inventor is applied to a technology for manufacturing a GaAs MESFET with a protection diode which pertains to the field of application that is the background of the present invention, has been explained. However, the present invention is not limited to this, and is applicable to a technology for manufacturing a GaAs IC and the like.

The present invention can be applied at least to manufacturing a semiconductor device incorporating an n^+ -i- n^+ diode.

[Effects of the Invention]

10

15

20

25

A brief explanation for the effects which are achieved by the typical one of the invention disclosed in the present application is as follows.

In the n^+ -i- n^+ diode of the present invention, since an electron trap level formed by electron beam irradiation is provided in an intrinsic semiconductor region, which is

semi-insulating high-resistance region, the trap level is filled with electrons when a surge current flows through the n^+ -i- n^+ part of the diode. Therefore, the height of the potential barrier of the intrinsic semiconductor region relative to that of the n^+ -type diffusion region becomes small. Therefore, according to the present invention, the tolerance to flowing-through of a surge current is enhanced, and the performance of a protection diode against electrostatic discharge damage can be improved.

10 4. Brief Description of the Drawings

25

Fig. 1 is a sectional view showing a sketch of an n^+ -i- n^+ diode in a GaAs MESFET with a protection diode according to an embodiment of the present invention;

Fig. 2 is an energy band diagram of the same;

Fig. 3 is an energy band diagram of the same in a state where a surge current flows;

Fig. 4 is a graph showing current-voltage characteristics of the same before a surge current starts to flow;

Fig. 5 is a graph showing current-voltage characteristics
20 of the same in a state where a surge current flows;

Fig. 6 is a schematic plan view showing a sketch of the same FET;

Fig. 7 is an equivalent circuit diagram of the same;

Fig. 8 is a sectional view showing a state where ion implantation into a major surface of a semi-insulating GaAs substrate is performed in manufacturing the n^+ -i- n^+ diode;

Fig. 9 is a sectional view showing a semi-insulating GaAs substrate which has been subjected to diffusion treatment in

manufacturing the same;

5

15

20

Fig. 10 is a sectional view showing a semi-insulating GaAs substrate which is partially irradiated with an electron beam;

Fig. 11 is a sectional view showing a semi-insulating GaAs substrate on which diode electrodes are formed;

Fig. 12 is a sectional view showing a sketch of a conventional n^+ -i- n^+ diode;

Fig. 13 is an energy band diagram of the same; and

Fig. 14 is a graph showing current-voltage 10 characteristics of the same.

1...semi-insulating GaAs substrate, 2 and 3...n⁺-type diffusion region, 4...insulating film, 5 and 6...diode electrode, 7...intrinsic semiconductor region (i-region), 8...conduction band, 9...filled band, 10...n⁺-i-n⁺ diode (protection diode), 20...chip, 21...source electrode, 22...drain electrode, 23...gate electrode, 24...wire bonding portion, 25 and 26...wire bonding portion, 27...trap region, 28...interconnection portion, 29...interconnection portion, 31...SiO₂ film, 32...Si ion, 33...trap level, 34...electron

•

beam, 35...electron

Agent: Patent Attorney; Katuo Ogawa

® 日本国特許庁(JP)

⑩特許出願公開

®int. Cl. ⁵

識別記号

庁内整理番号

母公開 平成2年(1990)6月22日

H 01 L 21/338 23/60 29/812

S 7638-5F 7733-5F

-5F H 01 L 29/80 -5F 23/56

PB

審査請求 未請求 請求項の数 3 (全7頁)

❸発明の名称 半導体素子

②特 願 昭63-316365

②出 願 昭63(1988)12月16日

向発明者 清水

條 —

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

⑰出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

の代理 人 弁理士 小川 潜男 オ

外1名

明相書

- 発明の名称
 半導体素子
- 2. 特許請求の範囲
 - 1. 真性半導体基板と、この真性半導体基板の主面に設けられた一対の不純物拡散領域とそ有し、 前記一対の不純物拡散領域とこれら不純物拡散 領域間の真性半導体領域はバックトゥバック型 のダイオードを構成してなる半導体素子であっ て、前記真性半導体領域はトラップ単位が設け られていることを特徴とする半導体素子。
 - 2. 半絶縁性 G a A s 器板と、この基板の主面に 設けられた一対の n * 形拡散領域と、前記一対 の n * 形拡散領域間の真性半導体領域の製層部 に形成されたトラップ単位とからなることを特 徴とする特許請求の範囲第1項記載の半導体素 子。
 - 3. 前記真性半導体領域のトラップ単位は電子線 照射によって形成される。1~0.2 e V程度 となっていることを特徴とする特許検求の観開

第2 項記載の半導体素子。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半絶縁性CaAs(ガリウム・砒素) 基根上に形成される空間電荷制限電流を応用した n・-i-n・型保護ダイオードの製造技術に係わり、特にCaAsMESFET(Metal-Sesteonductor-Pield-Effect-Translator)の許電サージ電流の吸収に好適な保護ダイオードの製造技術に関する。

(従来の技術)

域2. 3の間の食性半導体領域(1 領域)7のエネルギーバンド回は、第13回に示されるようになる。同エネルギーベンド図において、点線で示される部分がフェルミレベル(PL)であり、8が伝導帯であり、9が低電子帯である。そして、n・形領域(n・)と「領域との界面には電位障望 a が形成される。この電位障壁 a は、約0.6 c V となる。なお、透移領域は空間電荷網限領域 b と称される。また、このダイオードの電流(1)一種圧(V)特性は、第14回に示されるようになり、耐圧は-Va, Vaとなる。

このような n・ー1 - n・ダイオードにあっては、 n・形拡散領域 2、 3 に所定の電圧を印加すると、半絶縁部分から空間電荷制限領域 b を越えて電貌が流れる。この現象は、治金的に作った n・ーp・ダイオードを背中合わせの形で接続したパックトゥバック型保護ダイオードと等値であり、したがって、 n・ー1 - n・型の上配構造は、 Ca A a 基板上に容易に形成できる保護ダイオードとなり得ることが知られている(特開図 6 1 - 2

92965号公報にて閉示)。

(発明が解決しようとする課題)

□・一・・・グイオードは、FETをGaA s 基級上に製作する際に形成するn・形拡散領域 を作り込む時に同時に作ることができ、pn接合 形成による保護ダイオードの知くp形拡散領域を 数ける必要がなく、簡単であることが特長である。

しかし、このダイオードは以下の理由により、サージ吸収力(サージ吸収協力)が大きくないことが本発明者によってあきらかにされた。すなわち、n・ーー・グイオードは対向するn・形 散散環域と l 領域の接触面積が前配 n・ 形拡散領域の拡散層深さが扱いために大きくとることができない。したかって、貧過サージ電流の通過断面積が広くとれず、サージ吸収能力がpn治金接合型ダイオードに及ばない。

また、このn + - l - n + ダイオードは電位駆 要の高さがばらつき易いことをも見出した。すな わち、電位障壁は半絶縁性 G a A s 基板の成長条 件等によって微妙に変わる。このため、n + - j

ーn * ダイオードの特性が変動し品くなる。

本発明の目的は、サージ吸収力の高い n * - 1
- n * ダイオードを提供することにある。

本発明の他の目的は、サージ吸収力の高い n・ ー l ー n・ダイオードを有する半導体業子を提供 することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

【課題を解決するための手段】

本願において聞示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、本発明のn・ーlーn・ダイオードは、半絶縁性の真性CaAs 基板の主面に一対のn・形拡散領域を設けてn・ーlーn・で構成されるベックトゥバック形のダイオードを構成しているとともに、前配n・形拡散領域とn・形拡散領域間のi領域には電子線が限射されてトラップ準位を有するトラップ領域が設けられている。前

記トラップ単位は、エネルギーパンド中で伝導帯の下方 0、2~0、3 e V に位置している。このため、このトラップ単位が電子で満たされれば n * 形拡散領域との電位障壁高さは 0、1~0、2 e V となり、この単位がない場合の約 0、6 e V に比べ充分低くなっている。

(作用)

づく。このように、一旦1 領域のエネルギーレベルがn・形拡散領域に近くなれば、次に流れ来るサージ電流は電位障壁が約0.6 e Vから0.1 ~0.2 e V と低くなるため、容易にn・形拡散領域が6n・形拡散領域に流れ込み、サージ吸収力が高くなる。

(実施例)

以下図面を参照して本見明の一実施例について 説明する。

第1図は本発明の一変施例による保護ダイオード付GaA』MESPETにおけるのキー1ーのキグイオードの機要を示す断面図、第2図は同じくサージ電波が流れた状態におけるエネルギーバンド図、第4図は同じくサージ電流が流れる前の電流・電圧特性を示すグラフ、第5図は同じくアとTの機要を示す模式的平面図、第7図は同じく等価回路図、第8図~第11図はのキー1・の・ダイオードの各型流工程における助

面図であって、第8図は半絶線性CaAs 悲板の主面にイオン打ち込みがなされた状態を示す断面図、第9図は拡散処理された半絶線性CaAs 基板を示す断面図、第10図は電子線が部分的に限射された半絶線性CaAs 基板を示す断面図、第11図はダイオード用電極が形成された半絶線性CaAs 基板を示す断面図である。

この実施機では保護ダイオード付GaAsMESPETに本発明を適用した例について説明する。この保護ダイオードGaAsMESFETは、第7団の等価四路に示すようにゲート(C)、ソース(S)、ドレイン(D)で構成されるMESFETのゲートとソース間にパックトゥバックのダイオード(保護ダイオード)10を入れた構造となっている。GaAsMSSFETは、GaAsにおける電子移動度がSiに比較して退いるべている。されている。は常年では、高速動作可能と対るで、ではおける電子を動度がある。この存在を強強強度を高めるために、性能の良い保

健ダイオードをゲートとソース間に設けている。

一方、チップ20の左側には保理ダイオード10、すなわちn*ーl-n*で構成されるn*ーl-n*ダイオード10が設けられている。このn*ーl-n*ダイオード10は、点線で示されるように一対のn*形拡散領域2、3とこのn*形拡散領域2、3間の真性半導体領域(1領域)

7とによって構成されている。また、この真性半 事体領域7は二点領線で示されるように電子緩照 射によって形成されたトラップ領域2.7ともなっ ている。また、前記ョ・形拡散領域2.3上には ダイオード用電極5.6がそれぞれ設けられている。一方のダイオード用電極5はチップ20の表 断上に延在し、この延在した配線部28は前記ソース電極21に電気的に接続されている。また、 他方のダイオード用電極6の配線部29はゲート 電衝23に電気的に接続されている。

つぎに、n・ーiーα・ダイオード10の構造について詳細に説明する。すなわち、第1図はn・ーiーn・ダイオード10の構造を示す断面図である。n・ーiーn・ダイオード10は異性な半絶縁性GaAs禁収1の表面に一対のn・形成されている。半絶縁性GaAs禁収1は比低抗ρが10・~10°Ω・cmとなる真性(intringic)半導体となっている。また、前起n・形弦散領域2、3はこれに反してドナーを入れた外因性(

extrinsic)半導体となっている。

前配 n・形拡散領域 2. 3は第8図に示される ように、半絶縁性GaAs基板!の主面に選択的 に厚さ5000人程度のSIO。膜31を設けた 後、このSi0、渡31をマスクとしてSIイオ ン32を打ち込み、かつアニールすることによっ て第9図に示されるように形成される。前記Si イオン32の打ち込みはし50KeV。ドーズ量 3×10 **c m **として行われる。打ち込まれた SIイオン32は、800℃のAiを含む雰囲気 中で20分間アニールされることによって牺性化 される。牺牲化されたSIイオン32は0、1~ 0. 2 gmの深さにまでは扱してn * 形拡散領域 2. 3を形成する。前記n+形拡散領域2. 3の シート抵抗は100~150Ω/口となる。また、 前記n * 形拡散領域2 とn * 形拡散領域3 との関 関えは数 μ m となっている。

このように真性な牛挽縁性GaAs薔板1に所 定距離階してSiィオン32を打ち込むことによ って半絶縁性GaAs薔板1をi(Intrinsic)部

示される部分がフェルミレベル(PL)であり、8が伝導帯であり、9が価電子帯である。そして、n・形領域(n・)と1 領域との界面には関位障壁 a が形成される。この電位障壁 a は、G a A s の 統制帯幅が300 Kで1. 42 e Vであり、n・形G a A s では伝導帯 8 がフェルミレベルの上方約1 e Vに位置することから、約0,6 e V となる。 返移領域は空間電荷制限領域 b と称される。なお、前記電子線限射はダイオード形成のために i 領域7 に特定されて限射されることから、他の領域には悪影響を及ぼさない。

また、前配n + 形拡散制 場 2. 3 上には、第1 1 図に示されるように、ダイオード用電極 5. 6 がAu Ce (金・ゲルマニウム)合金によって形成される。これによって保護ダイオード 1 1 が形成される。

つぎに、このような n + - i - n + ダイオード 10の動作について以明する。この n + - i - n * ダイオード 10においては、向配 n + 形は散観 域 2、3関の真性半導体領域(i領域)7にトラ とした n・ーi- n・ダイオード 1 0 の 基本形が 形成される。

一方、この実施例では、第1図に示されるよう に、一対のn・形拡散観視2, 3間の1領域7に トラップ領域27(点々で示される領域)が設け られていて、第2図のエネルギーパンド図で示さ れるようにトラップ単位(電子トラップ単位) 3 3 が形成されている。このトラップ単位 3 3 は第 10回に示されるように、対応する n * 形拡散領 地2. 3間の真性半導体領域7部分に電子線34 を照射することによって形成される。 電子級限射 は、たとえば、打ち込みエネルギー0.7~2M e V, F-ズ景1×1012~1×1014cm-2で 行われる。この結果、譲さが O. 2~ O. 4 μ m と前記 n * 形拡散領域 2。 3の略倍となるトラッ プ領域27が形成される。このトラップ領域27 のトラップ準位33は、第2図のエネルギーパン ド四に示されるように、伝導帯 B の下方のh e V の位置、たとえば、0.2~0.3 e V に位置す る。なお、エネルギーバンド図において、点線で

ップ単位33を有するトラップ領域27が設けられている。このため、以下の効果が得られる。徒来の構造のn・ーiーn・ダイオードのエネルギーペンド図は、前途のように第13図に示されるようになる。この場合、サージ電波が抜れる前も、又、抜れ始めてもエネルギー障壁の高さは変わらず、約0.6 e V程度である。したがって、従来のダイオードの1 - V 特性は第14図の如く不変である。

これに対して、本発明のn・ーーーn・ダイオード10のエネルギーバンド図は、1領域7にトラップ単位33か存在している。このトラップ単位33はサージ電波が流れる直前まで第2図に示す如く、1領域7にトラップ単位33は存在するが、エネルギー障壁は従来構造の場合と関係にa、すなわち、約0.8 e V である。したがって、サージ電波が波れ始める瞬間の1ー V 特性は第4図のようになり、第14図で示される従来の場合と同じである。すなわち、本発明のn・ー1ーn・ダイオード10はサージ電波が流れる場合以外は

世来のものと国一耐圧であり、この保護ダイオード10が接続されるMESPETには世来のものと変わらず何等期い影響はない。

一方、一旦サージ電流が彼れ始めると、1領域でのトラップ単位33に電子35が調理され、エネルギーバンド図は第3図の如くとなり、電位限盟に対応したしーV特性は、第5図に示す如く、サージ電流の流れ始める前の状態のエーV特性に比べ、ダイオード耐圧Var(Var、センコール・部分を質適して通り易くなっている。かくして、本発明の構造によれば、n・形は股間域2.3と1領域7の対向面積の小さいn・一1ーn・ダイオード10であってもサージ吸収力の良いダイオードとすることができる。

このような実施例によれば、つぎのような効果 が得られる。

(l) 本発明のn+-l-n+ダイオードは、真

(5)上記(4)により、本発明によれば、耳現性良くトラップ準位を形成できるため、歩窗りが 向上するという効果が得られる。

(6)上記(1)~(5)により、本発明によれば、サージ吸収の優れた n・- 1 - n・ダイオードを提供することができるとともに、静電破壊耐量が大きい安価な保護ダイオード付 G a A a M B S F B T を提供することができるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、実性半導体基板として、CaAa 以外の他の半導体を用いても前記実施例同様な効 果が得られる。この場合、Siは真性半導体状態 でも電子が流れ易いので固路上工央を必要とする。

また、前配実施例では電子練賦制によってトラップ単位33を形成したが、プラズマ照射あるいは中性子線照射等によってトラップ単位33を形

性半準体領域がトラップ単位を有するトラップ領域となっていて、サージ電流が流れ出すと、前記真性半導体領域のn・形は散領域に対する電位障理は約0.6 e Vから0.1~0.2 e Vに下がるため、その後のサージ電流が流れ弱くなり、サージ吸収力がpn接合ダイオードと同様に高くなるという効果が得られる。

(2)上記(1)により、本発明の n + → i − n

* ダイオードは、サージ吸収力が大きくなるため、
M E S P E T の静電破壊耐量が向上するという効果が得られる。

(3) 本発明によれば、制御性の良い電子額難計によってトラップ単位を形成することから、半絶縁性 GaAs 基板の電位障壁が変動していても所望のトラップ単位を再現性良く形成できるという効果が得られる。

(4)上記(3)により、本発明によれば、再現 性良くトラップ単位を形成できるため、 n * − 1 - n * ダイオードの特性が安定するという効果が 得られる。

成しても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である保護ダイオード付G a A s M E S F E T の製造技術に適用した場合について説明したが、それに限定されるものではなく、G a A s I C 等の製造技術に適用できる。

本発明は少なくともの + - 1 - n + タイオードを組み込んだ半導体素子の製造には適用できる。 (発明の効果)

本職において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明の n * ー j ー n * ダイオードは半絶縁高 抵抗領域となる g 性半導体領域に、電子線照射に よる 世子トラップ単位が設けられていることから、 サージ電流がこのダイオードの n * ー j ー n * 部 分を貫通して渡れる際、このトラップ単位は電子 で充摘されるため、 g 性半導体領域の n * 形拡散 領域に対する電位障壁高さが低くなる。したがっ

特閉平2-162744 (6)

て、本発明によればサージ電流の質道裕度が高め られ、静電破壊に対する保護ダイオードの性能を 高めることができる。

4. 図形の簡単な説明、

第1図は本発明の一実施例による保護ダイオー F付CaAsMESFETにおけるn・-i-n ・ダイオードの概要を示す断面図、

第2団は同じくエネルギーパンド図、

第3回は同じくサージ電流が流れた状態におけ るエネルギーパンド図、

第4図は同じくサージ電波が彼れる前の電波ー 世圧特性を示すグラフ、

第5図は同じくサージ電流が流れた状態の電波 - 位圧特性を示すグラフ、

第8図は同じくFBTの概要を示す模式的平面 図、

第7図は同じく等価回路図、

第8図はn+-l-n+ダイオードの製造にお ける半絶縁性CaAs基板主面にイオンが打ち込 まれた状態を示す断面図、

S1イオン、33…トラップ単位、34…電子線、 35 - 電子。

代理人 弁理士 小川勝男



第9図は同じく拡散処理された半絶縁性GaA 』基仮を示す断面図、

第10図は電子線が部分的に脱射された半絶縁 性GaAs基根を示す斯面図、


第11図はダイオード用電極が形成された半絶 緑性GaAa苺板を示す断面図、


第12回は従来のn+~i-n+ダイオードの 概要を示す断面図、

飢13回は同じくエネルギーパンド回、

第14図は同じく電流-電圧特性を示すグラフ である.

1 ··· 半绝緣性 G a A s 苍坂、 2 。 3 ··· n * 形炫 散版域、4…地縁膜、5、6…ダイオード用電板、 7 ··· 真性半導体領域() 領域)、8 ··· 伝導帶、9 …充満帯、10 mn+ - i - n + ダイオード (保 護ダイオード)、20…チップ、21…ソース電 極、22…ドレイン電極、23…ゲート電極、2 4…ワイヤボンディング部、25, 26…ワイヤ ポンディング部、21…トラップ領域、28…配 鎮部、29…配線部、31…SiO.膜、32…








2,3- 27形核散領域 7-直径中身体循城(人) 10ー ポーレーガ ダイオード 35- € 3-


27ートラップ領域 33-トラッア単位


持開平2-162744 (7)











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.